模10计数器

//模10计数器 module ex_cnt( input wire sclk,//sclk一般指系统时钟 input wire rst_n, output reg [3:0] cnt ); always @(posedge sclk or negedge rst_n) begin if